前言

組合邏輯電路的特點是：電路中任意時刻的穩態狀態只取決於該時刻的輸入，與原電路的現態無關。相比於順序邏輯電路的特點是： 電路中任意時刻的穩態狀態「不」只取決於該時刻的輸入也與原電路的現態有關。

前言

本文整理了一系列有關加法的相關數位電路，雖然即使作為數位IC工程師或是FPGA工程師並不會實際創建這些電路，通常是編譯工具進行整合，但作為硬體描述語言的基本是重中之重。